Mpll Upll FCLK HCLK PCLK

因應不同的硬體元件
有不同的 clock
arm裡面
有三個clock - FCLK, HCLK, PCLK
FCLK: 用於CPU
HCLK: 用於 controller (including memory, interrupt,LCD), DMA, Usb host block
PCLK: 用於 peripheral

Mpll 產生 clock 然後依照FCLK, HCLK, and PCLK的分配比率 來產生不同硬體元件的 clock
FCL, HCLK, PCLK的比率分配產生 由設定CLKDIVN(0x4C000014)來得到
Mpll的產生有一個公式 Mpll = (2*m*Fin)/(p*2^s)
m = (MDIV + 8)
p= (PDIV + 2)
s = SDIV
MDIV, PDIV, and SDIV 由設定 MPLLCON(0x4c000004)得到
如此一來
就可以得到FCLK, HCLK, PCLK.

Upll 則是用於 USB的設備
計算的概念相同
可參考
UPLLCON(0x3c000008)